Alle Tabs der Lerneinheit (Erklärung · Interaktiv verstehen · Praxis-Übung · Klausur-Quiz) als durchgehender Text. Ideal zum Wiederholen vor der Klausur, und für Suchmaschinen wie Google, Bing und KI-Suche (ChatGPT, Perplexity).
Teil 1·Erklärung
Diese Lerneinheit wurde für typische Bachelor-Klausuren konzipiert. So prüfen wir · Fehler entdeckt? Melde ihn uns oder markiere die fragliche Stelle direkt im Text oben.
Alle Tabs der Lerneinheit (Erklärung · Interaktiv verstehen · Praxis-Übung · Klausur-Quiz) als durchgehender Text. Ideal zum Wiederholen vor der Klausur, und für Suchmaschinen wie Google, Bing und KI-Suche (ChatGPT, Perplexity).
Wie rechnet eine CPU 5 + 3, wenn sie nur Logikgatter kennt? Sie kombiniert AND-, OR- und XOR-Gatter zu Schaltnetzen. Aus dem Halbaddierer entsteht der Volladdierer, daraus der mehrstellige Addierer im Herzen der ALU. Klausurpflicht in 6/8 Rechnerarchitektur-Modulen, oft als Schaltungs-Design-Aufgabe.
Klausur-Tipp: Übe, den Volladdierer aus zwei Halbaddierern + OR zu zeichnen und einen 4-Bit-Addierer als Kette von Volladdierern. Beim MUX: rechne die Select-Bits als Binärzahl in den Eingangs-Index um.
Anmelden, um den Fortschritt zu speichern.
Nächster Schritt
Aktives Abrufen festigt Wissen schneller als nochmal lesen.
Wie rechnet eine CPU 5 + 3, wenn sie nur Logikgatter kennt? Sie kombiniert AND-, OR- und XOR-Gatter zu Schaltnetzen. Aus dem Halbaddierer entsteht der Volladdierer, daraus der mehrstellige Addierer im Herzen der ALU. Klausurpflicht in 6/8 Rechnerarchitektur-Modulen, oft als Schaltungs-Design-Aufgabe.
Ein Schaltnetz (kombinatorische Logik) hat KEIN Gedächtnis: der Ausgang hängt nur von den aktuellen Eingängen ab. Ein Schaltwerk (sequenzielle Logik) hat einen Speicher (Flipflops): der Ausgang hängt auch vom Zustand ab.
Addierer, Multiplexer, Decoder sind Schaltnetze. Register und Zähler sind Schaltwerke. Dieses Topic behandelt Schaltnetze.
Addiert zwei einzelne Bits A und B. Ergebnis: eine Summe und ein Übertrag (Carry).
| A | B | Summe | Carry |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
Summe = A ⊕ B (XOR), Carry = A · B (AND)
Bei 1 + 1 ist die Summe 0 mit Übertrag 1 (binär: 10). Der Halbaddierer kann KEINEN Eingangs-Übertrag verarbeiten, daher "halb".
Addiert DREI Bits: A, B und einen Eingangs-Übertrag Cin. Damit lässt er sich verketten.
Summe = A ⊕ B ⊕ Cin Cout = A·B + Cin·(A ⊕ B)
Ein Volladdierer besteht aus zwei Halbaddierern plus einem OR-Gatter. Er ist die Grundzelle jedes mehrstelligen Addierers.
Mehrere Volladdierer in Reihe addieren mehrstellige Binärzahlen. Der Übertrag jeder Stelle wird zur nächsthöheren weitergereicht:
c3 c2 c1 c0=0
A3 A2 A1 A0
+ B3 B2 B1 B0
------------------
cout S3 S2 S1 S0
Nachteil: der Übertrag muss durch ALLE Stufen "rippeln" (Carry-Propagation). Bei n Bit dauert das proportional zu n. Schnellere Alternative: der Carry-Lookahead-Addierer berechnet die Überträge parallel im Voraus (Generate/Propagate), ist aber teurer.
Überlauf (Overflow): Ist der oberste Carry-Out 1, passt das Ergebnis nicht mehr in die Bitbreite.
Ein Multiplexer schaltet einen von mehreren Dateneingängen auf den Ausgang durch. Welcher, bestimmen die Select-Leitungen.
Ein 2ⁿ:1-Multiplexer braucht n Select-Leitungen.
Beispiel 4:1-MUX: 4 Dateneingänge (D0..D3), 2 Select-Bits (S1, S0). Die Select-Bits als Binärzahl wählen den Eingang: S1S0 = 10 → D2 wird durchgeschaltet. Anwendung: Datenauswahl, Busse, ALU-Operationsauswahl.
| Baustein | Funktion |
|---|---|
| Demultiplexer (DEMUX) | Umkehrung des MUX: ein Eingang auf einen von 2ⁿ Ausgängen |
| Decoder | n Eingänge auf 2ⁿ Ausgänge, genau eine Leitung aktiv (z.B. Adressdekodierung) |
| Encoder | Umkehrung des Decoders: 2ⁿ Eingänge auf n Ausgänge |
1. Schaltnetz = kein Gedächtnis (nur Eingänge), Schaltwerk = mit Flipflops.
2. Halbaddierer: Summe = XOR, Carry = AND. Auswendig.
3. Volladdierer addiert 3 Bits (A, B, Cin), besteht aus 2 Halbaddierern + OR.
4. n-Bit-Addierer = n Volladdierer in Reihe (Ripple-Carry).
5. 2ⁿ:1-MUX braucht n Select-Leitungen.
6. Decoder: n → 2ⁿ, genau ein Ausgang aktiv.
1. Halbaddierer mit Volladdierer verwechseln. Der Halbaddierer hat NUR 2 Eingänge (kein Cin), der Volladdierer 3.
2. Carry beim Halbaddierer als OR. Der Carry ist A · B (AND), nicht A + B (OR). Nur bei 1+1 entsteht ein Übertrag.
3. Select-Leitungen falsch zählen. Ein 8:1-MUX braucht 3 Select-Bits (2³ = 8), nicht 8.
4. MUX und Decoder verwechseln. MUX wählt EINEN von vielen Eingängen (viele rein, einer raus). Decoder aktiviert EINEN von vielen Ausgängen (wenige rein, einer raus aktiv).
5. Ripple-Carry für schnell halten. Er ist einfach, aber langsam (Carry rippelt durch alle Stufen). Schnell ist Carry-Lookahead.
6. Overflow ignorieren. Ist der oberste Carry-Out gesetzt, ist das n-Bit-Ergebnis falsch (Überlauf).
Probiere die vier Schaltnetze aus: Halbaddierer (Summe + Carry aus 2 Bits), Volladdierer (mit Eingangs-Übertrag), 4-Bit-Ripple-Carry-Addierer (klicke die Bits, beobachte die Carry-Kette + Überlauf) und einen 4:1-Multiplexer (Select-Bits wählen den Eingang).
Interaktive Visualisierung
Interaktive Komponente: probiere sie im Topic-Player oben aus.
Klausur-Tipp: Übe, den Volladdierer aus zwei Halbaddierern + OR zu zeichnen und einen 4-Bit-Addierer als Kette von Volladdierern. Beim MUX: rechne die Select-Bits als Binärzahl in den Eingangs-Index um.
6 Aufgaben zu Addierern und Multiplexern.
Klausurfragen mit Lösungen (6)
Antwort: Ein XOR-Gatter (Summe) und ein AND-Gatter (Carry)
Erklärung: Der Halbaddierer: Summe = A ⊕ B (XOR) und Carry = A · B (AND). Das XOR liefert 1 bei verschiedenen Bits (0+1=1, 1+0=1), das AND den Übertrag nur bei 1+1. Klausur-Grundbaustein. Stolperstein: der Carry ist AND, nicht OR.
Antwort: Drei Bits (A, B und Eingangs-Übertrag Cin)
Erklärung: Der Volladdierer addiert DREI Bits: A, B und den Eingangs-Übertrag Cin. Dadurch kann man Volladdierer verketten (der Cout der einen Stufe wird zum Cin der nächsten). Der Halbaddierer addiert nur 2 Bits und hat kein Cin. Klausur-Kernunterschied.
Zuordnungen:
Erklärung: MUX: wählt einen von vielen Eingängen (Datenauswahl). DEMUX: verteilt einen Eingang auf einen von vielen Ausgängen. Decoder: aktiviert genau eine von 2ⁿ Ausgangsleitungen (Adressdekodierung). Volladdierer: addiert 3 Bits. Klausur-Pflicht-Zuordnung.
Typ: Zuordnung
Antwort: 3
Erklärung: Ein 2ⁿ:1-MUX braucht n Select-Leitungen. Für 8 Eingänge: 2³ = 8, also n = 3 Select-Bits. Mit 3 Bits kann man 8 verschiedene Eingänge adressieren (000 bis 111). Häufiger Fehler: 8 Select-Leitungen anzunehmen. Klausur-Rechenregel.
Antwort: Wahr
Erklärung: RICHTIG. Beim Ripple-Carry-Addierer (Übertrags-Durchlauf-Addierer) wird der Carry-Out jeder Stelle zum Carry-In der nächsthöheren. Der Übertrag 'rippelt' vom LSB zum MSB. Nachteil: langsam, weil jede Stufe auf den Übertrag der vorherigen warten muss. Schneller: Carry-Lookahead. Klausur-Konzept.
Typ: Wahr/Falsch
Antwort: 0000, Carry-Out 1 (Überlauf)
Erklärung: 1001 (9) + 0111 (7) = 10000 (16). In 4 Bit: Summe 0000, Carry-Out 1. Der gesetzte Carry-Out zeigt den Überlauf an, denn 16 passt nicht mehr in 4 Bit (max. 15). Schritt-für-Schritt mit Carry-Kette: 1+1=0 c1, 0+1+1=0 c1, 0+1+1=0 c1, 1+0+1=0 c1. Klausur-Rechenaufgabe.
6 Klausur-Fragen zu Schaltnetzen, Addierern und MUX.
Klausurfragen mit Lösungen (6)
Antwort: Ein Schaltnetz hat kein Gedächtnis (Ausgang nur von Eingängen abhängig), ein Schaltwerk hat einen Speicher (Flipflops)
Erklärung: Schaltnetz (kombinatorische Logik): der Ausgang hängt NUR von den aktuellen Eingängen ab, kein Gedächtnis (Addierer, MUX, Decoder). Schaltwerk (sequenzielle Logik): hat Flipflops als Speicher, der Ausgang hängt auch vom Zustand ab (Register, Zähler). Klausur-Grundunterscheidung.
Antwort: A ⊕ B ⊕ Cin
Erklärung: Die Summe des Volladdierers ist A ⊕ B ⊕ Cin (dreifaches XOR). Sie ist 1, wenn eine ungerade Anzahl der drei Eingänge 1 ist. Der Übertrag ist Cout = A·B + Cin·(A ⊕ B). Klausur-Pflichtformel.
Zuordnungen:
Erklärung: Halbaddierer: Summe = A ⊕ B, Carry = A · B. 0+0 = Summe 0, Carry 0. 0+1 und 1+0 = Summe 1, Carry 0. 1+1 = Summe 0, Carry 1 (binär 10). Nur bei 1+1 entsteht ein Übertrag. Klausur-Pflicht-Wahrheitstafel.
Typ: Zuordnung
Antwort: Decoder
Erklärung: Der Decoder hat n Eingänge und 2ⁿ Ausgänge und aktiviert genau die EINE Ausgangsleitung, deren Nummer der binären Eingangsadresse entspricht. Anwendung: Speicher-Adressdekodierung (welche Speicherzelle?). Der MUX macht das Gegenteil auf der Daten-Seite (wählt einen Eingang). Klausur-Abgrenzung.
Antwort: Wahr
Erklärung: RICHTIG. Der Carry-Lookahead-Addierer berechnet die Überträge nicht nacheinander (rippeln), sondern parallel über Generate- (G = A·B) und Propagate-Signale (P = A ⊕ B). Dadurch muss keine Stufe auf die vorherige warten. Er ist schneller, aber aufwendiger (mehr Gatter). Klausur-Vergleich.
Typ: Wahr/Falsch
Antwort: 1 (D2)
Erklärung: Die Select-Bits S1S0 = 10 ergeben binär die Zahl 2, also wird D2 durchgeschaltet. D2 = 1, daher Ausgang Y = 1. Vorgehen: Select-Bits als Binärzahl lesen (S1 ist das höherwertige Bit), das ist der Index des gewählten Eingangs. Klausur-Rechenaufgabe.